# PCT


# 世界知的所有権機関 国際 事務 局 特許協力条約に基づいて公開された国際出願



( <b>乡</b> 1)国際特許分類6 G01R 31/28		A1	(11) 国際公開番号	WO97/04327
			(43) 国際公開日	1997年2月6日(06.02.97)
(2 1) 国際出願番号	PCT/J	P95/014	8 (81) 指定国 DE, US.	
(22) 国際出願日 (71) 出願人(米国を除くすべて 株式会社 アドバンテスト (A_DVANTEST CORPORATION)[ 〒179 東京都練馬区旭町1丁目3: (72) 発明者:および (75) 発明者/出願人(米国につ 鶴木康隆(TSURUKI, Yasutaka)[JF 〒341 埼玉県加須市花崎1丁目4:	JP/JP] 2番1号 Tokyo, (JP) いてのみ) YJP]	(20.07.9	5) 添付公開書類 国際調査報告書	

## (54) Title: SEMICONDUCTOR TESTER SYNCHRONIZED WITH EXTERNAL CLOCK

#### (54)発明の名称 外部クロックに同期した半導体試験装置



#### (57) Abstract

A semiconductor tester which fetches a clock signal generated from a device to be tested, stabilizes the clock signal by removing jitter components, and uses the stabilized clock signal to operate the device. The tester includes a frequency divider A (11) which receives the clock signal (21) from the device to be tested, a phase detecting circuit (12), a loop filter (13), a VCO (14), a frequency divider B (16), a test period generator (15), and an interleave circuit (18). The clock signal outputted from the VCO (14) is inputted to the test period generator (15) to produce a test period signal (23), which is distributed to internal circuits of the device and, at the same time, is fed back to the phase detector (12) through the frequency divider B (16).

# (57) 要約

半導体試験装置において、被試験デバイスが発生するクロック信号を試験装置に取り込み、ジッタ成分を除去し、安定したクロック信号とし、装置内部の動作クロックとして使用することを目的とする。このため、被試験デバイスの発生するクロック信号(21)を入力とする分周期A(11)と位相検出回路(12)と、ループ・フィルタ(13)と、VCO(14)と分周器B(16)とを設ける。更にテスト周期発生器(15)とインターリーブ回路(18)とから構成する。そしてVCO(14)の出力である動作クロックをテスト周期発生器(15)に入力し、テスト周期信号(23)を出力し、装置内部回路へ分配するとともに、分周器B(16)を介して位相検出器(12)にもフィード・バックする。

情報としての用途のみ PCTに基づいて公開される国際出願をパンフレット第一頁にPCT加盟国を同定するために使用されるコード

AL AM アナーション ドー・ション ステー・ファイン・ファー・ニー・ファー・ファー・ファー・ファー・ファー・ファー・ファー・ファー・ファー・ファ	トー・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・
--	--

1

明細書

外部クロックに同期した半導体試験装置

### 5 技術分野

この発明は、半導体試験装置において、外部からクロック信号を取り 込んでジッタを除去し内部クロックに同期させる回路に関する。

### 背景技術

- 従来の技術例を図3に示す。半導体試験装置ではその動作クロックを装置内部で発生させ、そのクロックに同期をとって試験パターンを発生させて被試験デバイスに印加し、且つ、被試験デバイスからの出力信号と期待値パターンとを比較していた。装置内部動作はすべてクロックに同期して動作しているため、ジッタが発生するという問題は生じなかった。一方、デバイス自体がクロックを発生しているものがある。この場合にデバイスのクロックそのものを利用して、試験装置を動作させる方式が考えられる。しかしこの方式によると、デバイスのクロックを試験装置のクロックに同期する必要があるが、2つのクロックは全く非同期
- 本発明はこの問題を鑑みてなされたもので、外部クロックを使用するときにも、ジッタが発生しない回路を提供することを目的とする。

であるために図4に示すように取り込んだクロックには、ジッタが発生

### 発明の開示

20 するという問題があった。

25 この発明の第1の実施例によれば、被試験デバイスが発生するクロックを入力端子から取り込み、1/Nに分周する分周器を設け、分周器の

出力信号ともう1つの別の分周器の出力信号とを入力とする位相検出器を設ける。位相検出器の出力を入力信号とするループ・フィルタを設け、更にループ・フィルタの出力を入力とする電圧制御型発振器(Voltage Control Oscillator 以下VCOと略す)を設ける。VCOの出力信号を示入りにである。VCOの出力信号を対象装置のその他の回路に分配し、テスト周期発生器の出力を入力とする1/Nの分周をする分周器を設け、その分周器の出力は、前述したように位相検出器の1つの入力とする。

10 この発明の第2の実施例によれば、例えば1Hz単位のような微細な周波数を設定できるテスト周波数発生器を設け、その出力信号を入力とする1/Nに分周する分周器を設け、分周器の出力信号ともう1つの別の分周器の出力信号とを入力とする位相検出器を設ける。位相検出器の出力を入力信号とするループ・フィルタを設け、更にループ・フィルタの出力信号とするVCOを設ける。VCOの出力信号をテスト周期発生器の入力信号とし、且つ、VCOの出力信号を試験装置のその他の回路に分配し、テスト周期発生器の出力を入力とする1/Nの分周をする分周器を設け、その分周器の出力は、前述したように位相検出器の1つの入力とする。

20

このように、上記の各実施例は構成されているので、分周器Aと位相 検出器とループ・フィルタとVCOと分周器Bとの相互作用により、1 つのPLL (Phase Locked Loop) 回路を形成し、非同期で取り込んだクロック信号を安定化した動作クロックにする。即ち、ジッタ成分の無い 25 動作クロックを提供する働きをなす。

#### 図面の簡単な説明

- 図1は、実施例1を示すブロック図である。
- 図2は、実施例2を示すブロック図である。
- 図3は、従来の技術を示すブロック図である。
- 5 図4は、ジッタを説明する図である。

### 発明を実施するための最良の形態

被試験デバイス 1 9 から入力端子 1 0 に入力したクロック信号 2 1 は、カウンタを用いてその周期を測定しておき、その値をあらかじめテス 10 ト周期発生回路 1 5 に設定しておく。実施例 1 と 2 との相違はクロック発生手段が周波数発生器 2 0 そのものか、或いは被試験デバイス 1 9 の発生するクロックかの違いである。よって以下の説明は共通とする。次に分周器 A 1 1 に入力する前のクロック信号 2 1 を、被試験デバイス 1 9 との入出力の同期をとるためのクロックとしてインターリープ回路 1 8 にも入力しておく。

入力した非同期のクロック信号21の周波数をfとする。このクロック信号21を、1/Nに分周する分周器A・11を設けこれに入力する。従って分周器A・11の出力はf1=f/Nである。次に2つの入力端子を持つ位相検出器12を設ける。1つの入力信号はf1であり、もう1つの入力端子にはf2なる周波数信号を入力する。位相検出器12はf1とf2との周波数差を出力し、ループ・フィルタ13ではこの周波数差分を入力信号として、それに対応した電圧信号に変換する。VCO14では変換された電圧信号を周波数信号に変換し、これを試験装置の動作クロック23とする。

25 テスト周期発生器 1 5 は、この動作クロック 2 3 を入力として、設定されたテスト周期信号 2 2 を発生し、試験装置内部回路で使用するとと

もに、分周器B・16へも入力して1/Nに分周してf2なる周波数信号を位相検出器12のもう1つの入力端子に入力する。これによりPLL回路が形成されて、非同期で取り込んだクロック信号21を安定化した動作クロック23にする。インターリープ回路18は、パターン信号を被試験デバイス19に印加するときや、被試験デバイス19からの出力信号を受け取るときに、信号の受け渡しを確実に行うためにテスト周期信号22からクロック信号21へ、クロック信号21からテスト周期信号22へ、との間でクロックの乗り換えを行う。

そして、分周分解能未満を微調した信号供給を可能とする。

10 なお、位相差を吸収するインターリーブ回路の詳細については、例えば日本国実用新案登録願、平成5年第73506号に記述がある。

#### 産業上の利用可能性

本発明は以上のように構成されるので、以下のような効果を奏する。

15 外部クロックを使用するときにも、ジッタが発生しない回路を提供する
ことができた。このため、被試験デバイス19の実動作クロックで試験
装置を動作させることが可能であり、また、微細な周波数単位でもクロックを設定できるので、微小な周波数分解能を要求されるときにも対応でき、その効果ははなはだ大である。

20

#### 請求の範囲

- 1. ・被試験デバイス(19)のクロック信号(21)を入力として取り込み、これを入力とする分周器A(11)と、
- 5 分周器 A・(11) と分周器 B (16) との出力信号とを入力とし、 2 つの入力信号の周波数差を出力する位相検出器 (12) と、

位相検出器(12)の出力を入力として、周波数を電圧信号に変換するループ・フィルタ(13)と、

ループ・フィルタ(13)の出力信号を入力とする電圧制御型発振器 10 (14)と、

電圧制御型発振器(14)の出力信号を入力とするテスト周期発生器(15)と、

テスト周期発生器 (15) の出力信号を入力とする分周器 B (16) と、

- 15 テスト周期発生器(15)の出力信号とクロック信号(21)とを入力とし、位相差を吸収するインターリープ回路(18)と、 を具備したことを特徴とする外部クロックに同期した半導体試験装置。
  - 2. クロック信号を発生可能なテスト周波数発生器 (20) と、
- 20 当該周波数発生器 (20) の出力であるクロック信号 (21) を入力 とする分周器 A (11) と、

分周器A(11)と分周器B(16)との出力信号とを入力とし、2つの入力信号の周波数差を出力する位相検出器(12)と、

位相検出器(12)の出力信号を入力として、周波数を電圧信号に変 25 換するループ・フィルタ(13)と、

ループ・フィルタ (13) の出力電圧を入力とする電圧制御型発振器

WO 97/04327 PCT/JP95/01438

6

(14)と、

電圧制御型発振器 (14) の出力信号を入力とするテスト周期発生器 (15) と、

テスト周期発生器 (15) の出力信号を入力とする分周器B (16) 5 と、


テスト周期発生器(15)の出力信号とクロック信号(21)とを入力とし、位相差を吸収するインターリープ回路(18)と、 を具備したことを特徴とする外部クロックに同期した半導体試験装置。

10


15

20

第 1 図





2 / 3




3 / 3

第3図







## INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP95/01438

			01 33 / 02 130		
1	ASSIFICATION OF SUBJECT MATTER				
Int. Cl <sup>6</sup> G01R31/28					
According to International Patent Classification (IPC) or to both national classification and IPC					
B. FIELDS SEARCHED					
Minimum documentation searched (classification system followed by classification symbols)  Int. C1 <sup>6</sup> G01R31/28					
Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched  Jitsuyo Shinan Koho  1926 - 1995  Kokai Jitsuyo Shinan Koho  1971 - 1995					
Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)					
C DOC	MENTS CONSIDERED TO BE RELEVANT				
Category*	Citation of document, with indication, where	appropriate, of the relevant passages	Relevant to claim No.		
Y	JP, 7-38979, U (Advantest July 14, 1995 (14. 07. 95) Fig. 1 (Family: none)		1, 2		
Y	JP, 56-16547, Y2 (Sharp Corp.), April 17, 1981 (17. 04. 81), Line 2, column 4 to line 19, column 5, Fig. 3 (Family: none)		1, 2		
Y	JP, 62-11181, A (NEC Corp.), January 20, 1987 (20. 01. 87), Line 20, lower left column to line 7, lower right column, page 2, Fig. 1(d) (Family: none)		1, 2		
Y	JP, 63-148176, A (Ando Ele June 21, 1988 (21. 06. 88) Fig. 1 (Family: none)	ctric Co., Ltd.),	1, 2		
Furthe	r documents are listed in the continuation of Box C.	See patent family annex.			
Special categories of cited documents:  "A"  document defining the general state of the art which is not considered to be of particular relevance  "But redocument published after the international filing date of date and not in conflict with the application but cited to us the principle or theory underlying the invention			ation but cited to understand invention		
E" carlier document but published on or after the international filing date L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other		considered novel or cannot be considered to involve an inventive step when the document is taken alone			
special reason (as specified)  O" document referring to an oral disclosure, use, exhibition or other means  P" document published prior to the international filing date but later than		being obvious to a person skilled in th	step when the document is locuments, such combination		
	at published prior to the international filing date but later than ity date claimed	"&" document member of the same patent	5		
Date of the actual completion of the international search  Date of mailing of the international search report			ch report		
Octob -	per 3, 1995 (03. 10. 95)	October 24, 1995	(24. 10. 95)		
ame and mailing address of the ISA/		Authorized officer			
Japanese Patent Office					
acsimile No.		Telephone No.			

特許庁客査官(権限のある職員)

小

川浩

電話番号 03-3581-1101 内線 3226

9 1 1 4

東京都千代田区霞が関三丁目4番3号

日本国特許庁(ISA/JP)

郵便番号100

名称及びあて先

}

C (統き).	関連すると認められる文献	
引用文献の カテゴリー*	引用文献名 及び一部の箇所が間連するときは、その関連する箇所の表示	関連する 請求の範囲の番号
	20.1月.1987(20.01.87), 第2頁左下機第20行-同頁右下機第7行,第1図(d) (ファミリーなし)	
Y	JP, 63-148176, A(安融電気株式会社), 21. 6月. 1988(21. 06. 88), 第1凶(ファミリーなし)	1, 2
,		